|
Hafta
|
Konular
|
Ön Hazırlık
|
|
1
|
Lojik tasarım ile ilgili genel bilgiler: Kombinezonsal ve ardışıl devreler.
|
|
|
2
|
VHDL ortamının tanıtımı.
|
|
|
3
|
VHDL dil semantiğinin ve anahtar kelimelerinin tanıtımı-I
|
|
|
4
|
VHDL dil semantiğinin ve anahtar kelimelerinin tanıtımı-II
|
|
|
5
|
Kapı seviyesi tasarım modeli.
|
|
|
6
|
Davranışsal tasarım modeli.
|
|
|
7
|
VHDL ile örnek kombinezonsal devre tasarımları-I
|
|
|
8
|
VHDL ile örnek kombinezonsal devre tasarımları-II
|
|
|
9
|
VHDL ile örnek kombinezonsal devre benzetimleri
|
|
|
10
|
FPGA iile sentezleme
|
|
|
11
|
VHDL ile örnek ardışıl devre tasarımları
|
|
|
12
|
VHDL ile örnek ardışıl devre benzetimleri.
|
|
|
13
|
FPGA ile sentezleme.
|
|
|
14
|
Proje uygulaması.
|
|